IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of: Naoto HORIGUCHI

Serial Number: Not Yet Assigned

Filed: February 2, 2004

For: SEMICONDUCTOR DEVICE AND METHOD OF FABRICATING THE SAME

Attorney Docket No. 042073

Customer No.: 38834

CLAIM FOR PRIORITY UNDER 35 U.S.C. 119

Commissioner for Patents P. O. Box 1450 Alexandria, VA 22313-1450

February 2, 2004

Sir:

The benefit of the filing date of the following prior foreign application is hereby requested for the above-identified application, and the priority provided in 35 U.S.C. 119 is hereby claimed:

Japanese Appln. No. 2003-053330, filed on February 28, 2003

In support of this claim, the requisite certified copy of said original foreign application is filed herewith.

It is requested that the file of this application be marked to indicate that the applicant has complied with the requirements of 35 U.S.C. 119 and that the Patent and Trademark Office kindly acknowledge receipt of said certified copy.

In the event that any fees are due in connection with this paper, please charge our Deposit Account No. 50-2866.

Respectfully submitted,

WESTERMAN, HATTORI, DANIELS & ADRIAN, LLP

Stephen G. Adrian

Reg. No. 32,878

1250 Connecticut Avenue, N.W., Suite 700

Washington, D.C. 20036

Tel: (202) 822-1100 Fax: (202) 822-1111

SGA/yap



別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2003年 2月28日

出 願 番 号 Application Number:

特願2003-053330

[ST. 10/C]:

[J P 2 0 0 3 - 0 5 3 3 3 0]

出 願 人

Applicant(s):

富士通株式会社



2003年11月13日

特許庁長官 Commissioner, Japan Patent Office





【書類名】 特許願

【整理番号】 0340013

【提出日】 平成15年 2月28日

【あて先】 特許庁長官殿

【国際特許分類】 H01L 21/00

【発明の名称】 半導体装置及びその製造方法

【請求項の数】 10

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】 堀口 直人

【特許出願人】

【識別番号】 000005223

【氏名又は名称】 富士通株式会社

【代理人】

【識別番号】 100090273

【弁理士】

【氏名又は名称】 國分 孝悦

【電話番号】 03-3590-8901

【手数料の表示】

【予納台帳番号】 035493

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1・

【物件名】 要約書 1

【包括委任状番号】 9908504

【プルーフの要否】 要



【発明の名称】 半導体装置及びその製造方法

【特許請求の範囲】

【請求項1】 半導体基板と、

前記半導体基板上に形成されたゲート絶縁膜及びゲート電極と、

前記ゲート電極の側方に形成された1対の第1のサイドウォール絶縁膜と、

前記ゲート電極との間で前記第1のサイドウォール絶縁膜を挟み、その幅が前記第1のサイドウォール絶縁膜の幅よりも広い1対の第2のサイドウォール絶縁膜と、

前記半導体基板の表面に第1の深さで、前記ゲート電極及び前記第1のサイド ウォール絶縁膜に対して自己整合的に形成され、リンを含有する1対の第1のN 型不純物拡散層と、

前記半導体基板の表面に前記第1の深さよりも深い第2の深さで、前記ゲート電極、前記第1のサイドウォール絶縁膜及び前記第2のサイドウォール絶縁膜に対して自己整合的に形成された1対の第2のN型不純物拡散層と、

前記1対の第2のN型不純物拡散層の間に形成され、夫々が前記1対の第1の N型不純物拡散層の夫々に隣接する1対のP型不純物拡散層と、

を有することを特徴とする半導体装置。

【請求項2】 前記第1のサイドウォール絶縁膜の幅は、5乃至15nmであることを特徴とする請求項1に記載の半導体装置。

【請求項3】 半導体基板と、

前記半導体基板上に形成されたゲート絶縁膜及びゲート電極と、

前記ゲート電極の側方に形成された1対のサイドウォール絶縁膜と、

前記半導体基板の表面に第1の深さで、前記ゲート電極に対して自己整合的に 形成された1対の第1のP型不純物拡散層と、

前記半導体基板の表面に前記第1の深さよりも深い第2の深さで、前記ゲート電極及び前記サイドウォール絶縁膜に対して自己整合的に形成された1対の第2のP型不純物拡散層と、

前記1対の第2のP型不純物拡散層の間に形成され、夫々が前記1対の第1の

P型不純物拡散層の夫々に隣接し、リンを含有する1対のN型不純物拡散層と、 を有することを特徴とする半導体装置。

【請求項4】 前記ゲート電極の長さが100 n m以下であることを特徴と する請求項1乃至3のいずれか1項に記載の半導体装置。

【請求項5】 半導体基板上にゲート絶縁膜及びゲート電極を形成する工程と、

前記ゲート電極をマスクとして、前記半導体基板の表面にP型不純物を導入することにより、1対のP型不純物拡散層を形成する工程と、

前記ゲート電極の側方に1対の第1のサイドウォール絶縁膜を形成する工程と

前記ゲート電極及び前記第1のサイドウォール絶縁膜をマスクとして、前記半 導体基板の表面に少なくともリンを導入することにより、1対の第1のN型不純 物拡散層を第1の深さで形成する工程と、

前記ゲート電極との間で前記第1のサイドウォールを挟み、その幅が前記第1のサイドウォール絶縁膜の幅よりも広い1対の第2のサイドウォール絶縁膜を形成する工程と、

前記ゲート電極、前記第1のサイドウォール絶縁膜及び前記第2のサイドウォール絶縁膜をマスクとして、前記半導体基板の表面にN型不純物を導入することにより、1対の第2のN型不純物拡散層を前記第1の深さよりも深い第2の深さで形成する工程と、

を有することを特徴とする半導体装置の製造方法。

【請求項6】 前記第1のサイドウォール絶縁膜の幅を、5乃至15 nmと することを特徴とする請求項5に記載の半導体装置の製造方法。

【請求項7】 前記第1のN型不純物拡散層中に導入されたN型不純物のうち、リンの割合を50原子%以上とすることを特徴とする請求項5又は6に記載の半導体装置の製造方法。

【請求項8】 半導体基板上にゲート絶縁膜及びゲート電極を形成する工程と、

前記ゲート電極をマスクとして、前記半導体基板の表面に少なくともリンを導

入することにより、1対のN型不純物拡散層を形成する工程と、

前記ゲート電極をマスクとして、前記半導体基板の表面にP型不純物を導入することにより、1対の第1のP型不純物拡散層を第1の深さで形成する工程と、

前記ゲート電極の側方に1対のサイドウォール絶縁膜を形成する工程と、

前記ゲート電極及び前記サイドウォール絶縁膜をマスクとして、前記半導体基板の表面にP型不純物を導入することにより、1対の第2のP型不純物拡散層を前記第1の深さよりも深い第2の深さで形成する工程と、

を有することを特徴とする半導体装置の製造方法。

【請求項9】 前記N型不純物拡散層中に導入されたN型不純物のうち、リンの割合を30原子%以上とすることを特徴とする請求項8に記載の半導体装置の製造方法。

【請求項10】 前記ゲート電極を形成する工程において、前記ゲート電極の長さを100nm以下とすることを特徴とする請求項5乃至9のいずれか1項に記載の半導体装置の製造方法。

【発明の詳細な説明】

 $[0\ 0\ 0\ 1]$

【発明の属する技術分野】

本発明は、オフリーク電流の低減に好適な半導体装置及びその製造方法に関する。

[0002]

【従来の技術】

近時、チップサイズの縮小化の要請等により、MOSトランジスタのゲート長の短縮が進められている。また、携帯電話等のバッテリ駆動される電子機器、即ち低オフリーク電流が特に必要とされる電子機器に用いられ、ゲート長が短いMOSトランジスタでは、そのエクステンション層の形成やポケット層の形成に当たって、N型の不純物としては、拡散係数が低いAsが用いられている。具体的には、PチャネルMOS(PMOS)トランジスタのポケット層及びNチャネルMOS(NMOS)トランジスタのエクステンション層に、N型不純物としてAsが用いられている。ゲート長の短縮に伴う短チャネル効果、特にオフリーク電

流の発生及びしきい値電圧の低下を抑制するためには、従来、チャネルの不純物 濃度を高める方法を形成する方法が採られている。

[0003]

NMOSトランジスタを製造する場合、先ず、図26(a)に示すように、P型ウェルが表面に形成された半導体基板101上に、ゲート絶縁膜102及びゲート電極103を形成する。次に、図26(b)に示すように、ボロン(B)をイオン注入することにより、半導体基板101の表面にP型ポケット層104を形成する。このイオン注入は、平面視で互いに直交する4方向からの斜めイオン注入により行う。また、注入エネルギを5乃至10keVとし、ドーズ量を1方向当たり3×10¹²乃至1.8×10¹³ cm⁻²とする。次いで、図26(c)に示すように、砒素(As)をイオン注入することにより、ポケット層104の表面にN型エクステンション層106を形成する。このイオン注入は、半導体基板101の表面に垂直な方向から行う。また、注入エネルギを2乃至5keVとし、ドーズ量を5×10¹⁴乃至3×10¹⁵ cm⁻²とする。その後、深いN型ソース・ドレイン拡散層等を形成してNMOSトランジスタを完成させる。

[0004]

一方、PMOSトランジスタを製造する場合には、先ず、図27(a)に示すように、N型ウェルが表面に形成された半導体基板131上に、ゲート絶縁膜132及びゲート電極133を形成する。次に、図27(b)に示すように、Asをイオン注入することにより、半導体基板131の表面にN型ポケット層134を形成する。このイオン注入は、平面視で互いに直交する4方向からの斜めイオン注入により行う。また、注入エネルギを40乃至80keVとし、ドーズ量を1方向当たり3×10¹²乃至1.5×10¹³cm⁻²とする。次いで、図27(c)に示すように、Bをイオン注入することにより、ポケット層134の表面にP型エクステンション層136を形成する。このイオン注入は、半導体基板131の表面に垂直な方向から行う。また、注入エネルギを0.2乃至0.5keVとし、ドーズ量を5×10¹⁴乃至2×10¹⁵cm⁻²とする。その後、深いP型ソース・ドレイン拡散層等を形成してPMOSトランジスタを完成させる。

[0005]

【特許文献1】

特開平11-163157号公報

【特許文献2】

特開平5-267331号公報

【特許文献3】

特開平6-224381号公報

【特許文献4】

特開平6-338591号公報

【特許文献5】

特開2000-196077号公報

[0006]

【発明が解決しようとする課題】

しかしながら、近時、ゲート長が100nm以下となり、ポケット層を形成してチャネルの不純物濃度を高めると、エクステンション近傍のPN接合の電界が強くなり、ドレインーボディ間のBandーto-Bandトンネルリークが大きくなる。このトンネルリークにより、オフリーク電流が大きくなってしまうという問題がある。

[0007]

本発明は、かかる問題点に鑑みてなされたものであって、ゲート長が100 n m以下であってもオフリーク電流を十分に抑制することができる半導体装置及び その製造方法を提供することを目的とする。

[0008]

【課題を解決するための手段】

本願発明者は、上記課題を解決すべく、鋭意検討を重ねた結果、以下に示す発明の諸態様に想到した。

[0009]

本発明に係る第1の半導体装置には、半導体基板と、前記半導体基板上に形成されたゲート絶縁膜及びゲート電極と、前記ゲート電極の側方に形成された1対の第1のサイドウォール絶縁膜と、前記ゲート電極との間で前記第1のサイドウ

ォール絶縁膜を挟み、その幅が前記第1のサイドウォール絶縁膜の幅よりも広い 1対の第2のサイドウォール絶縁膜と、が設けられている。また、前記半導体基 板の表面に第1の深さで、前記ゲート電極及び前記第1のサイドウォール絶縁膜 に対して自己整合的に、リンを含有する1対の第1のN型不純物拡散層が形成さ れている。更に、前記半導体基板の表面に前記第1の深さよりも深い第2の深さ で、前記ゲート電極、前記第1のサイドウォール絶縁膜及び前記第2のサイドウ ォール絶縁膜に対して自己整合的に、1対の第2のN型不純物拡散層が形成され ている。そして、前記1対の第2のN型不純物拡散層の間に、夫々が前記1対の 第1のN型不純物拡散層の夫々に隣接する1対のP型不純物拡散層が形成されて いる。

[0010]

1

本発明に係る第2の半導体装置には、半導体基板と、前記半導体基板上に形成されたゲート絶縁膜及びゲート電極と、前記ゲート電極の側方に形成された1対のサイドウォール絶縁膜と、が設けられている。また、前記半導体基板の表面に第1の深さで、前記ゲート電極に対して自己整合的に、1対の第1のP型不純物拡散層が形成されている。更に、前記半導体基板の表面に前記第1の深さよりも深い第2の深さで、前記ゲート電極及び前記サイドウォール絶縁膜に対して自己整合的に、1対の第2のP型不純物拡散層が形成されている。そして、前記1対の第2のP型不純物拡散層の間に、夫々が前記1対の第1のP型不純物拡散層の表生に隣接し、リンを含有する1対のN型不純物拡散層が形成されている。

[0011]

本発明に係る第1の半導体装置の製造方法では、先ず、半導体基板上にゲート 絶縁膜及びゲート電極を形成する。次に、前記ゲート電極をマスクとして、前記 半導体基板の表面にP型不純物を導入することにより、1対のP型不純物拡散層 を形成する。次いで、前記ゲート電極の側方に1対の第1のサイドウォール絶縁 膜を形成する。その後、前記ゲート電極及び前記第1のサイドウォール絶縁膜を マスクとして、前記半導体基板の表面に少なくともリンを導入することにより、 1対の第1のN型不純物拡散層を第1の深さで形成する。続いて、前記ゲート電 極との間で前記第1のサイドウォールを挟み、その幅が前記第1のサイドウォー ル絶縁膜の幅よりも広い1対の第2のサイドウォール絶縁膜を形成する。そして、前記ゲート電極、前記第1のサイドウォール絶縁膜及び前記第2のサイドウォール絶縁膜をマスクとして、前記半導体基板の表面にN型不純物を導入することにより、1対の第2のN型不純物拡散層を前記第1の深さよりも深い第2の深さで形成する。

$[0\ 0\ 1\ 2]$

本発明に係る第2の半導体装置の製造方法では、先ず、半導体基板上にゲート 絶縁膜及びゲート電極を形成する。次に、前記ゲート電極をマスクとして、前記 半導体基板の表面に少なくともリンを導入することにより、1対のN型不純物拡 散層を形成する。次いで、前記ゲート電極をマスクとして、前記半導体基板の表 面にP型不純物を導入することにより、1対の第1のP型不純物拡散層を第1の 深さで形成する。その後、前記ゲート電極の側方に1対のサイドウォール絶縁膜 を形成する。そして、前記ゲート電極及び前記サイドウォール絶縁膜をマスクと して、前記半導体基板の表面にP型不純物を導入することにより、1対の第2の P型不純物拡散層を前記第1の深さよりも深い第2の深さで形成する。

[0013]

【発明の実施の形態】

以下、本発明の実施の形態について添付の図面を参照して具体的に説明する。

$[0\ 0\ 1\ 4]$

(本発明の基本的原理)

先ず、本発明の基本的原理について説明する。

[0015]

MOSトランジスタのオフリーク電流は、チャネルの不純物濃度(チャネルドーズ量)に伴って変動し、従来のMOSトランジスタでは、チャネルドーズ量が高いほど、オフリーク電流が小さい。このため、従来、短チャネル効果を抑制するために、チャネルドーズ量を高める方法が採られている。しかし、前述のように、ゲート長がより短くなると、特に100nm以下となると、チャネルドーズ量を高くしても、オフリーク電流がある値よりも下がらなくなってしまった。

[0016]

そこで、本願発明者らがその原因を見出すべく鋭意検討を重ねた結果、次のような事項が明らかになった。図1は、NMOSトランジスタにおけるオフリーク電流の種類を示す断面図である。

[0017]

NMOSトランジスタでは、オフ状態では、例えば、半導体基板1上にゲート 絶縁膜4を介して形成されたゲート電極5の電位が0Vと印加され、半導体基板 1の表面に形成されたソース領域2の電位も0Vとされ、半導体基板1の電位も 0Vとされ、半導体基板1の表面に形成されたドレイン領域3に1.2Vの電圧 が印加される。

[0018]

このとき、ソース領域2とドレイン領域3との間にソースードレイン (SD) 間リーク電流が流れ、ゲート電極5とドレイン領域3との間にゲートードレイン (GD) 間トンネルリーク電流が流れ、半導体基板1とドレイン領域3との間にボディードレイン (BD) 間リーク電流が流れる。これらの総和がオフリーク電流となる。

[0019]

そして、PMOSトランジスタにおけるチャネルドーズ量とオフリーク電流との関係は、図2のようになる。従来のMOSトランジスタのゲート長では、ある程度のチャネルドーズ量であれば、オフリーク電流が許容される程度となっていた。この範囲では、図2に示すように、SD間リーク電流の影響が極めて大きく、また、BD間リーク電流の影響が極めて小さいため、チャネルドーズ量を高くすれば、SD間リーク電流が低減されてオフリーク電流が抑制される。

[0020]

しかし、従来、よりゲート長を短くするためには、より高いチャネルドーズ量が必要と考えられているが、チャネルドーズ量を高くしていくと、BD間リーク電流の影響が大きくなって、逆に、オフリーク電流が上昇するようになってしまう。つまり、図2に示すように、実線で示すオフリーク電流には極小値が存在するのである。

[0021]

このため、ゲート長が100nm以下のMOSトランジスタでは、従来のように、単にチャネルドーズ量を高めるだけでは、オフリーク電流を低減することはできなくなっている。

[0022]

そこで、本願発明者らは、チャネル近傍での電界を弱めるべく、更に鋭意検討を重ねたところ、PMOSトランジスタでは、ポケット層の形成に敢えて拡散係数が大きいPを用いることにより、また、NMOSトランジスタでは、エクステンション層の形成にPを用いることにより、BD間リーク電流を抑制することができることに想到した。

[0023]

図3は、チャネルドーズ量とオフリーク電流との関係を、AsポケットとPポケットとを比較しながら示すグラフである。図3に示すように、PMOSトランジスタにおいては、Asポケットを用いた場合(実線)よりも、Pポケットを用いた場合(2点鎖線)の方が、BD間リーク電流が低くなり、その分だけオフリーク電流の極小値が低下している。このことは、チャネルドーズ量を上げることにより、オフリーク電流をより低減することができることを意味している。NMOSトランジスタにおいても、従来のAsエクステンション層の代わりにPエクステンション層を用いることで、同様の効果が期待できる。

$[0\ 0\ 2\ 4]$

(NチャネルMOSトランジスタにおける効果)

次に、NMOSトランジスタにおけるPエクステンション層の効果について説明する。図4は、Asエクステンション層を備えたNMOSトランジスタにおけるゲート長としきい値電圧Vthとの関係を示すグラフである。図4は、ポケット層の形成にBを用い、エクステンション層の形成にAsを用い、ソース・ドレイン拡散層の形成にPを用いて作製したNMOSトランジスタに対して測定を行った結果を示している。図4中、▲、●、◆ではポケット層のドーズ量が相違しており、及び◆のドーズ量は、夫々▲のドーズ量の1.5倍、2倍である。

[0025]

図4に示すように、115 nm (0.115 μm) 程度より長いゲート長では

、ドーズ量の如何に拘わらず、ゲート長の相違に伴うしきい値電圧Vthの変動は比較的小さかった。しかし、ゲート長が100nm(0.1μ m)よりも小さくなると、ゲート長の相違に伴うしきい値電圧Vthの変動(ロールオフ)が大きく、短チャネル効果が顕著となった。

[0026]

また、Asx 2ステンション層を用いた場合には、115nm 0ゲート長では、図5に示すように、ポケット層のドーズ量が低くても、ゲート電圧Vgが0Vのときのドレイン電流 Id(オフリーク電流)として 10^{-11} (A/μ m)程度が達成されているのに対し、80nm 0ゲート長では、図6に示すように、しきい値電圧を上げるためにポケット層のドーズ量を増加させると、オフリーク電流がポケット層のドーズ量に応じて大きく変動した。ここで、図5及び図6中の実線、破線、2点鎖線は、夫々図4中の \triangle 、 \bigcirc 、 \bigcirc と同じドーズ量で得られたものである。以下の図7及び図8でも同様である。

[0027]

つまり、Asエクステンション層を用いた場合には、図5及び図6に示すように、ゲート長が115nmの場合には、十分にオフリーク電流が低くなるドーズ量(実線)であっても、ゲート長が80nmの場合には、1桁以上オフリーク電流が増加し、ドーズ量を1.5倍(破線)、2倍(2点鎖線)にしても、十分に低減することはできず、オフリーク電流の低減は限界に達してしまった。

[0028]

図7は、図6に示すドレイン電流 I d中のB D間リーク電流を示すグラフである。図7中の太線がB D間リーク電流を示し、より詳細には、太実線、太破線、太2点鎖線は、夫々図6中の実線、破線、2点鎖線で示すグラフのB D間リーク電流を示している。Asエクステンション層を用いた場合には、図7に示すように、ポケット層のドーズ量が高くなるほど、B D間リーク電流が高くなった。

[0029]

このような状況に対し、NMOSトランジスタにおいて、Asエクステンション層の代わりにPエクステンション層を用いると、ポケット層のドーズ量の増加に伴うBD間リーク電流の増加を抑制することができる。図8は、Pエクステン

ション層を備えたNMOSトランジスタにおけるゲート電圧Vgとドレイン電流 Idとの関係を示すグラフである。図8は、図6及び図7と同様にゲート長を80nmとしたときに得られたものである。

[0030]

図8に示すように、Pエクステンション層を用いた場合には、BD間リーク電流は増大することなく、低い値で安定していた。このため、ポケット層のドーズ量を高めることにより、SD間リーク電流を低減してオフリーク電流を低減することができた。

[0031]

図9に、参考のために、Pエクステンション層を備えたNMOSトランジスタにおけるゲート長としきい値電圧Vthとの関係を示す。図9中の \blacktriangle 、 \blacksquare 及び \spadesuit は、夫々図4中の同じ記号と同様の条件で得られた結果を示す。図9に示すように、Pエクステンション層を用いた場合でも、80nm程度のゲート長では、ロールオフが見受けられる。しかし、このような範囲でも、Pエクステンション層が用いられているので、図8に示すように、ポケット層のドーズ量、即ちチャネルドーズ量を高めることにより、オフリーク電流を低減することができる。

[0032]

なお、Pエクステンション層を形成するに当たっては、ゲート電極をマスクとしてその両脇に自己整合的にエクステンション層を形成するのではなく、ゲート電極の側方に薄いサイドウォール絶縁膜を形成した状態で、イオン注入を行うことが必要である。これは、PはAsよりも拡散係数が大きいためである。図10は、Pエクステンション層を備えたNMOSトランジスタにおけるゲート長としきい値電圧Vthとの関係を、薄いサイドウォール絶縁膜の有無を比較しながら示すグラフであり、図11は、ゲート長とオフリーク電流Ioffとの関係を、薄いサイドウォール絶縁膜の有無を比較しながら示すグラフである。図10及び図11中の▲及び◆は、夫々薄いサイドウォール絶縁膜がない場合の結果、薄いサイドウォール絶縁膜がある場合の結果を示している。図10及び図11に示すように、薄いサイドウォール絶縁膜がない場合(▲)には、ゲート長が100nm以下であると、ロールオフがより顕著であると共に、オフリーク電流が高かっ

た。例えば、ゲート長が90nm程度の場合には、薄いサイドウォール絶縁膜が 形成されていると(◆)、薄いサイドウォール絶縁膜がない場合(▲)と比較し て、オフリーク電流が1桁以上低くなった。

[0033]

(PチャネルMOSトランジスタにおける効果)

次に、PMOSトランジスタにおけるPポケット層の効果について説明する。 図12は、Asポケット層を備えたPMOSトランジスタにおけるゲート長とし きい値電圧Vthとの関係を示すグラフである。図12は、ポケット層の形成に Asを用い、エクステンション層の形成にBを用い、ソース・ドレイン拡散層の 形成にBを用いて作製したPMOSトランジスタに対して測定を行った結果を示 している。図12中、▲、●、◆ではポケット層のドーズ量が相違しており、● 及び◆のドーズ量は、夫々▲のドーズ量の2倍、3倍である。

[0034]

図12に示すように、115 nm $(0.115 \mu m)$ 程度より長いゲート長では、ドーズ量の如何に拘わらず、ゲート長の相違に伴うしきい値電圧Vthの変動は小さかった。しかし、ゲート長が100nm $(0.1 \mu m)$ よりも小さくなると、ゲート長の相違に伴うしきい値電圧Vthの変動(ロールオフ)が大きく、短チャネル効果が顕著となった。これは、前述のNMOSトランジスタと同様の傾向である。

[0035]

また、Asポケット層を用いた場合には、115nmのゲート長では、図13に示すように、ポケット層のドーズ量が比較的低くても、オフリーク電流が10-11(A/μ m)程度であるのに対し、80nmのゲート長では、図14に示すように、オフリーク電流がポケット層のドーズ量に応じて大きく変動した。ここで、図13及び図14中の実線、破線、2点鎖線は、夫々図12中の \triangle 、 \bigcirc 、 \Diamond と同じドーズ量で得られたものである。以下の図15、図16及び図17でも同様である。

[0036]

そして、Asポケット層を用いた場合には、図14に示すように、ゲート長が

80 nmであると、ポケット層のドーズ量を高くすることにより、オフリーク電流をある程度まで下げることは可能であるが、それ以上にドーズ量を高くしても、オフリーク電流は低下せず、オフリーク電流の低減は限界に達してしまった。

[0037]

図15は、図14に示すドレイン電流 I d中のB D間リーク電流を示すグラフである。図15中の太線がB D間リーク電流を示し、より詳細には、太実線、太破線、太2点鎖線は、夫々図14中の実線、破線、2点鎖線で示すグラフのB D間リーク電流を示している。Asポケット層を用いた場合には、図15に示すように、ポケット層のドーズ量が高くなるほど、B D間リーク電流が高くなった。

[0038]

このような状況に対し、PMOSトランジスタにおいて、Asポケット層の代わりにPポケット層を用いると、ポケット層のドーズ量の増加に伴うBD間リーク電流の増加を抑制することができる。図16は、Pポケット層を備えたPMOSトランジスタにおけるゲート電圧Vgとドレイン電流Idとの関係を示すグラフである。図16は、図14及び図15と同様にゲート長を80nmとしたときに得られたものである。

[0039]

図16に示すように、Pポケット層を用いた場合には、BD間リーク電流は増大することなく、低い値で安定していた。このため、ポケット層のドーズ量を高めることにより、SD間リーク電流を低減してオフリーク電流を低減することができた。

[0040]

図17に、参考のために、ゲート長を115 nmとしたときのPポケット層を備えたPMOSトランジスタにおけるゲート電圧Vgとドレイン電流Idとの関係を示すグラフを示す。図17と図13とを比較すると判るように、ゲート長を115 nmとした場合にも、BD間リーク電流の低減に伴うオフリーク電流の低減という効果が得られた。

$[0\ 0\ 4\ 1]$

また、図18に、参考のために、Pポケット層を備えたPMOSトランジスタ

におけるゲート長としきい値電圧 V t h との関係を示す。図18中の▲、 及び ◆は、夫々図12中の同じ記号と同様の条件で得られた結果を示す。図18に示すように、Pポケット層を用いた場合でも、80 n m程度のゲート長では、ロールオフが見受けられる。しかし、このような範囲でも、Pポケット層が用いられているので、図16に示すように、ポケット層のドーズ量、即ちチャネルドーズ量を高めることにより、オフリーク電流を低減することができる。

[0042]

なお、PMOSトランジスタにおいて、ポケット層中のN型不純物が全てPである必要はなく、Asが含まれていてもよい。本願発明者らがAsの割合とオフリーク電流との関係を調べたところ、図19に示すような結果が得られた。即ち、ポケット層中のN型不純物のうち、Asの割合が0.7(70%)未満であれば、つまり、Pの割合が0.3(30%)以上であれば、Pポケット層と同様に、十分に低いオフリーク電流が得られた。このような結果は、NMOSトランジスタでも得られ、NMOSトランジスタでは、エクステンション層中のN型不純物が全てPである必要はなく、Asが含まれていてもよい。この場合、Pの割合が0.5(50%)以上であれば、Pエクステンション層と同様に、十分に低いオフリーク電流が得られた。

[0043]

(第1の実施形態)

次に、本発明の第1の実施形態について説明する。但し、ここでは、便宜上、 半導体装置の構造については、その製造方法と共に説明する。第1の実施形態で は、NMOSトランジスタを備えた半導体装置を製造する。図20乃至図22は 、本発明の第1の実施形態に係る半導体装置の製造方法を工程順に示す断面図で ある。

[0044]

第1の実施形態では、先ず、図20(a)に示すように、例えばP型ウェルが表面に形成されたシリコン基板等の半導体基板11上に、ゲート絶縁膜12及びゲート電極13を形成する。ゲート電極13の長さ(ゲート長)は、100nm以下である。

[0045]

次に、図20(b)に示すように、P型不純物、例えばボロン(B)をイオン注入することにより、半導体基板11の表面にP型ポケット層(P型不純物拡散層)14を形成する。このイオン注入は、例えば平面視で互いに直交する4方向からの斜めイオン注入により行う。また、例えば、注入エネルギを5乃至10keVとし、ドーズ量を1方向当たり 3×10^{12} 乃至1. 8×10^{13} cm $^{-2}$ とする。

[0046]

次いで、図20(c)に示すように、ゲート絶縁膜12及びゲート電極13の側方に、薄いサイドウォール絶縁膜(第1のサイドウォール絶縁膜)15を形成する。薄いサイドウォール絶縁膜15の厚さは、例えば10nm程度である。薄いサイドウォール絶縁膜15の厚さが5nm未満であると、ロールオフが顕著になってしきい値電圧が低下する虞がある。また、薄いサイドウォール絶縁膜15の厚さが15nmを超えると、寄生抵抗が増加してオン抵抗が上昇する虞がある。このため、薄いサイドウォール絶縁膜15の厚さは、5乃至15nm程度であることが好ましい。

[0047]

その後、図21 (a) に示すように、リン (P) をイオン注入することにより、ポケット層14の表面にN型エクステンション層(第1のN型不純物拡散層) 16を形成する。このイオン注入は、例えば半導体基板11の表面に垂直な方向から行う。また、例えば、注入エネルギを1乃至2.5 k e Vとし、ドーズ量を 5×10^{14} 乃至 2×10^{15} c m-2とする。

[0048]

続いて、全面に絶縁膜、例えばシリコン酸化膜を形成した後、薄いサイドウォール絶縁膜15の側方にのみこの絶縁膜が残るように、異方性エッチングを施すことにより、図21(b)に示すように、サイドウォール絶縁膜(第2のサイドウォール絶縁膜)17を形成する。サイドウォール絶縁膜17の幅は、例えば75nm程度である。従って、サイドウォール絶縁膜17の幅は、サイドウォール絶縁膜15の幅よりも広い。

[0049]

その後、図21(c)に示すように、N型不純物、例えばリンを高濃度でイオン注入することにより、半導体基板11の表面に深いN型ソース・ドレイン拡散層(第2のN型不純物拡散層)18を形成する。このイオン注入は、例えば半導体基板11の表面に垂直な方向から行う。また、例えば、注入エネルギを4乃至10keVとし、ドーズ量を6×10¹⁵乃至1.2×10¹⁶ c m⁻²とする。なお、N型ソース・ドレイン拡散層18の深さは、N型エクステンション層16の深さよりも深い。このイオン注入の後、アニールを行うことにより、注入された不純物を活性化させる。

[0050]

そして、図22に示すように、層間絶縁膜19の形成、この層間絶縁膜19に対するN型ソース・ドレイン拡散層18まで到達するコンタクトホール20の開口、及びこのコンタクトホール20への導電材21の埋め込み、配線(図示せず)の形成等を行って半導体装置を完成させる。

[0051]

このようにして製造された半導体装置は、図22に示す構造を備えている。

[0052]

このような本発明の第1の実施形態によれば、N型エクステンション層16の 形成にあたり、薄いサイドウォール絶縁膜15をオフセット膜として用いながら 拡散係数が砒素よりも大きいリンのイオン注入を行っているので、ゲート長を1 00nm以下と短くしても、チャネル近傍に強い電界が発生することを抑制する ことができる。このため、BD間リーク電流を抑制して、オフリーク電流を低減 することが可能である。

[0053]

(第2の実施形態)

次に、本発明の第2の実施形態について説明する。但し、ここでも、便宜上、 半導体装置の構造については、その製造方法と共に説明する。第2の実施形態で は、PMOSトランジスタを備えた半導体装置を製造する。図23乃至図25は 、本発明の第2の実施形態に係る半導体装置の製造方法を工程順に示す断面図で ある。

[0054]

第2の実施形態では、先ず、図23(a)に示すように、例えばN型ウェルが表面に形成されたシリコン基板等の半導体基板31上に、ゲート絶縁膜32及びゲート電極33を形成する。ゲート電極33の長さ(ゲート長)は、例えば100nm以下である。

[0055]

次に、図23(b)に示すように、リンをイオン注入することにより、半導体基板31の表面にN型ポケット層(N型不純物拡散層)34を形成する。このイオン注入は、例えば平面視で互いに直交する4方向からの斜めイオン注入により行う。また、例えば、注入エネルギを15乃至30keVとし、ドーズ量を1方向当たり 3×10^{12} 乃至1. 5×10^{13} cm $^{-2}$ とする。

[0056]

次に、図23(c)に示すように、P型不純物、例えばボロンをイオン注入することにより、ポケット層34の表面にP型エクステンション層(第1のP型不純物拡散層)36を形成する。このイオン注入は、例えば半導体基板31の表面に垂直な方向から行う。また、例えば、注入エネルギを0.2乃至0.5 k e V とし、ドーズ量を 5×10^{14} 乃至 2×10^{15} c m-2とする。

[0.057]

その後、全面に絶縁膜、例えばシリコン酸化膜を形成した後、ゲート絶縁膜3 2及びゲート電極33の側方にのみこの絶縁膜が残るように、異方性エッチング を施すことにより、図24(a)に示すように、サイドウォール絶縁膜37を形 成する。サイドウォール絶縁膜37の幅は、例えば75nm程度である。

[0058]

続いて、図24 (b) に示すように、P型不純物、例えばボロンを高濃度でイオン注入することにより、半導体基板31の表面に深いP型ソース・ドレイン拡散層(第2のP型不純物拡散層)38を形成する。このイオン注入は、例えば半導体基板31の表面に垂直な方向から行う。また、例えば、注入エネルギを3乃至6keVとし、ドーズ量を 4×10^{15} 乃至 6×10^{15} cm $^{-2}$ とする。なお、P

型ソース・ドレイン拡散層38の深さは、P型エクステンション層36の深さよりも深い。このイオン注入の後、アニールを行うことにより、注入された不純物を活性化させる。

[0059]

そして、図25に示すように、層間絶縁膜39の形成、この層間絶縁膜39に対するP型ソース・ドレイン拡散層38まで到達するコンタクトホール40の開口、及びこのコンタクトホール40への導電材41の埋め込み、配線(図示せず)の形成等を行って半導体装置を完成させる。

[0060]

このようにして製造された半導体装置は、図25に示す構造を備えている。

$[0\ 0\ 6\ 1]$

このような本発明の第2の実施形態によれば、P型ポケット層34の形成にあたり、リンのイオン注入を行っているので、ゲート長を100nm以下と短くしても、チャネル近傍に強い電界が発生することを抑制することができる。このため、第1の実施形態と同様に、BD間リーク電流を抑制して、オフリーク電流を低減することが可能である。

$[0\ 0\ 6\ 2]$

以下、本発明の諸態様を付記としてまとめて記載する。

[0063]

(付記1) 半導体基板と、

前記半導体基板上に形成されたゲート絶縁膜及びゲート電極と、

前記ゲート電極の側方に形成された1対の第1のサイドウォール絶縁膜と、

前記ゲート電極との間で前記第1のサイドウォール絶縁膜を挟み、その幅が前記第1のサイドウォール絶縁膜の幅よりも広い1対の第2のサイドウォール絶縁膜と、

前記半導体基板の表面に第1の深さで、前記ゲート電極及び前記第1のサイドウォール絶縁膜に対して自己整合的に形成され、リンを含有する1対の第1のN型不純物拡散層と、

前記半導体基板の表面に前記第1の深さよりも深い第2の深さで、前記ゲート

電極、前記第1のサイドウォール絶縁膜及び前記第2のサイドウォール絶縁膜に対して自己整合的に形成された1対の第2のN型不純物拡散層と、

前記1対の第2のN型不純物拡散層の間に形成され、夫々が前記1対の第1の N型不純物拡散層の夫々に隣接する1対のP型不純物拡散層と、

を有することを特徴とする半導体装置。

$[0\ 0\ 6\ 4]$

(付記2) 前記第1のサイドウォール絶縁膜の幅は、5乃至15nmであることを特徴とする付記1に記載の半導体装置。

[0065]

(付記3) 前記第1のN型不純物拡散層は、砒素を含有することを特徴とする付記1又は2に記載の半導体装置。

[0066]

(付記4) 前記第1のN型不純物拡散層中に導入されたN型不純物のうち、リンの割合が50原子%以上であることを特徴とする付記1乃至3のいずれか1項に記載の半導体装置。

$[0\ 0\ 6\ 7]$

(付記5) 半導体基板と、

前記半導体基板上に形成されたゲート絶縁膜及びゲート電極と、

前記ゲート電極の側方に形成された1対のサイドウォール絶縁膜と、

前記半導体基板の表面に第1の深さで、前記ゲート電極に対して自己整合的に 形成された1対の第1のP型不純物拡散層と、

前記半導体基板の表面に前記第1の深さよりも深い第2の深さで、前記ゲート 電極及び前記サイドウォール絶縁膜に対して自己整合的に形成された1対の第2 のP型不純物拡散層と、

前記1対の第2のP型不純物拡散層の間に形成され、夫々が前記1対の第1の P型不純物拡散層の夫々に隣接し、リンを含有する1対のN型不純物拡散層と、 を有することを特徴とする半導体装置。

[0068]

(付記6) 前記N型不純物拡散層は、砒素を含有することを特徴とする付記

ページ: 20/

5 に記載の半導体装置。

[0069]

(付記7) 前記N型不純物拡散層中に導入されたN型不純物のうち、リンの割合が30原子%以上であることを特徴とする付記5又は6に記載の半導体装置

[0070]

(付記8) 前記ゲート電極の長さが100 nm以下であることを特徴とする付記1乃至7のいずれか1項に記載の半導体装置。

$[0\ 0\ 7\ 1]$

(付記9) 半導体基板上にゲート絶縁膜及びゲート電極を形成する工程と、 前記ゲート電極をマスクとして、前記半導体基板の表面にP型不純物を導入す ることにより、1対のP型不純物拡散層を形成する工程と、

前記ゲート電極の側方に1対の第1のサイドウォール絶縁膜を形成する工程と

前記ゲート電極及び前記第1のサイドウォール絶縁膜をマスクとして、前記半導体基板の表面に少なくともリンを導入することにより、1対の第1のN型不純物拡散層を第1の深さで形成する工程と、

前記ゲート電極との間で前記第1のサイドウォールを挟み、その幅が前記第1のサイドウォール絶縁膜の幅よりも広い1対の第2のサイドウォール絶縁膜を形成する工程と、

前記ゲート電極、前記第1のサイドウォール絶縁膜及び前記第2のサイドウォール絶縁膜をマスクとして、前記半導体基板の表面にN型不純物を導入することにより、1対の第2のN型不純物拡散層を前記第1の深さよりも深い第2の深さで形成する工程と、

を有することを特徴とする半導体装置の製造方法。

[0072]

(付記10) 前記第1のサイドウォール絶縁膜の幅を、5乃至15 nmとすることを特徴とする付記9に記載の半導体装置の製造方法。

[0073]

(付記11) 前記第1のN型不純物拡散層を形成する工程において、リンと 共に砒素を前記半導体基板の表面に導入することを特徴とする付記9又は10に 記載の半導体装置の製造方法。

[0074]

(付記12) 前記第1のN型不純物拡散層中に導入されたN型不純物のうち、リンの割合を50原子%以上とすることを特徴とする付記9乃至11のいずれか1項に記載の半導体装置の製造方法。

[0075]

(付記13) 前記P型不純物拡散層を形成する工程は、前記半導体基板の表面に対して傾斜した方向から前記P型不純物のイオン注入を行う工程を有することを特徴とする付記9乃至12のいずれか1項に記載の半導体装置の製造方法。

[0076]

(付記14) 半導体基板上にゲート絶縁膜及びゲート電極を形成する工程と

前記ゲート電極をマスクとして、前記半導体基板の表面に少なくともリンを導入することにより、1対のN型不純物拡散層を形成する工程と、

前記ゲート電極をマスクとして、前記半導体基板の表面にP型不純物を導入することにより、1対の第1のP型不純物拡散層を第1の深さで形成する工程と、

前記ゲート電極の側方に1対のサイドウォール絶縁膜を形成する工程と、

前記ゲート電極及び前記サイドウォール絶縁膜をマスクとして、前記半導体基板の表面にP型不純物を導入することにより、1対の第2のP型不純物拡散層を前記第1の深さよりも深い第2の深さで形成する工程と、

を有することを特徴とする半導体装置の製造方法。

[0077]

(付記15) 前記N型不純物拡散層を形成する工程において、リンと共に砒素を前記半導体基板の表面に導入することを特徴とする付記14に記載の半導体装置の製造方法。

[0078]

(付記16) 前記N型不純物拡散層中に導入されたN型不純物のうち、リン

の割合を30原子%以上とすることを特徴とする付記14又は15に記載の半導体装置の製造方法。

[0079]

(付記17) 前記N型不純物拡散層を形成する工程は、前記半導体基板の表面に対して傾斜した方向からリンのイオン注入を行う工程を有することを特徴とする付記14万至16のいずれか1項に記載の半導体装置の製造方法。

[0080]

(付記18) 前記ゲート電極を形成する工程において、前記ゲート電極の長さを100nm以下とすることを特徴とする付記9乃至17のいずれか1項に記載の半導体装置の製造方法。

$[0\ 0\ 8\ 1]$

【発明の効果】

以上詳述したように、本発明によれば、ゲート長が100nm以下であっても、チャネル近傍の強い電界を緩和して半導体基板とドレインとの間で発生するリーク電流を抑制することができる。このため、オフリーク電流を低減することができる。

【図面の簡単な説明】

【図1】

NMOSトランジスタにおけるオフリーク電流の種類を示す断面図である。

図2

PMOSトランジスタにおけるチャネルドーズ量とオフリーク電流との関係を示すグラフである。

【図3】

チャネルドーズ量とオフリーク電流との関係を、AsポケットとPポケットと を比較しながら示すグラフである。

【図4】

Asエクステンション層を備えたNMOSトランジスタにおけるゲート長とし きい値電圧Vthとの関係を示すグラフである。

【図5】

Asエクステンション層を用いてゲート長を115nmとしたときに得られた ゲート電圧とドレイン電流との関係を示すグラフである。

【図6】

Asエクステンション層を用いてゲート長を80nmとしたときに得られたゲート電圧とドレイン電流との関係を示すグラフである。

【図7】

図6に示すドレイン電流 I d中のBD間リーク電流を示すグラフである。

【図8】

Pエクステンション層を備えたNMOSトランジスタにおけるゲート電圧Vg とドレイン電流 I d との関係を示すグラフである。

【図9】

Pエクステンション層を備えたNMOSトランジスタにおけるゲート長としき い値電圧Vthとの関係を示すグラフである。

【図10】

Pエクステンション層を備えたNMOSトランジスタにおけるゲート長としき い値電圧Vthとの関係を、薄いサイドウォールの有無を比較しながら示すグラ フである。

【図11】

ゲート長とオフリーク電流 I o f f との関係を、薄いサイドウォールの有無を 比較しながら示すグラフである。

【図12】

Asポケット層を備えたPMOSトランジスタにおけるゲート長としきい値電 圧Vthとの関係を示すグラフである。

【図13】

Asポケット層を用いてゲート長を115nmとしたときに得られたゲート電圧とドレイン電流との関係を示すグラフである。

【図14】

Asポケット層を用いてゲート長を80nmとしたときに得られたゲート電圧 とドレイン電流との関係を示すグラフである。

【図15】

図14に示すドレイン電流 Id中のBD間リーク電流を示すグラフである。

【図16】

Pポケット層を備えたPMOSトランジスタ (ゲート長:80 nm) における ゲート電圧 Vgとドレイン電流 Idとの関係を示すグラフである。

【図17】

Pポケット層を備えたPMOSトランジスタ(ゲート長:115nm)におけるゲート電圧Vgとドレイン電流Idとの関係を示すグラフである。

【図18】

Pポケット層を備えたPMOSトランジスタにおけるゲート長としきい値電圧 Vthとの関係を示すグラフである。

【図19】

Asの比率とオフリーク電流との関係を示すグラフである。

【図20】

本発明の第1の実施形態に係るNMOSトランジスタの製造方法を工程順に示す断面図である。

【図21】

図20に引き続き、本発明の第1の実施形態に係るNMOSトランジスタの製造方法を工程順に示す断面図である。

【図22】

図21に引き続き、本発明の第1の実施形態に係るNMOSトランジスタの製造方法を工程順に示す断面図である。

【図23】

本発明の第2の実施形態に係るPMOSトランジスタの製造方法を工程順に示す断面図である。

【図24】

図23に引き続き、本発明の第2の実施形態に係るPMOSトランジスタの製造方法を工程順に示す断面図である。

【図25】



図24に引き続き、本発明の第2の実施形態に係るPMOSトランジスタの製造方法を工程順に示す断面図である。

【図26】

従来のNMOSトランジスタの製造方法を工程順に示す断面図である。

【図27】

従来のPMOSトランジスタの製造方法を工程順に示す断面図である。


【符号の説明】

- 1:半導体基板
- 2:ソース領域
 - 3:ドレイン領域
 - 4:ゲート絶縁膜
 - 5:ゲート電極
 - 11、31:半導体基板
 - 12、32:ゲート絶縁膜
 - 13:33:ゲート電極
 - 14:P型ポケット層
 - 15:薄いサイドウォール絶縁膜
 - 16:N型エクステンション層
 - 17、37:サイドウォール絶縁膜
 - 18:N型ソース・ドレイン拡散層
 - 19、39:層間絶縁膜
 - 20、40:コンタクトホール
 - 21、41: 導電材
 - 3 4: N型ポケット層
 - 36:P型エクステンション層
 - 38:P型ソース・ドレイン拡散層


【書類名】

図面


【図1】




【図2】



【図3】




【図4】




【図5】

As+エクステンション




【図6】

As⁺エクステンション




[図7]

As+エクステンション




【図8】


P+エクステンション




【図9】




【図10】



【図11】




[図12]




【図13】

As+ポケット




【図14】

As+ポケット




【図15】

As+ポケット




【図16】

P+ポケット




【図17】


P⁺ポケット




【図18】




【図19】



【図20】




【図21】





【図22】

NMOSトランジスタの製造方法





【図23】






【図24】






【図25】



【図26】

106

104




-104


-101


Pウェル

102

【図27】











【要約】

【課題】 ゲート長が100 n m以下であってもオフリーク電流を十分に抑制することができる半導体装置及びその製造方法を提供する。

【解決手段】 P型ポケット層14を半導体基板11の表面に形成した後、幅が 10nm程度の薄いサイドウォール絶縁膜15を形成し、Pのイオン注入を行う 。この結果、P型ポケット層14の表面にN型エクステンション層16が形成さ れる。その後、サイドウォール絶縁膜17を形成し、Pのイオン注入を行うこと により、N型ソース・ドレイン拡散層18を形成する。このような形成方法によ れば、ポケット層の形成に、従来用いられているAsよりも拡散係数が高いPを 用いているので、チャネル近傍の強い電界が緩和される。この結果、ゲート長が 100nm以下であっても、ドレインと半導体基板との間のリーク電流が低減さ れ、オフリーク電流が低減される。

【選択図】 図21



特願2003-053330

出願人履歴情報

識別番号

[000005223]

1. 変更年月日

1996年 3月26日

[変更理由]

住所変更

住 所

神奈川県川崎市中原区上小田中4丁目1番1号

氏 名 富士通株式会社

•